LDPC码,又称低密度奇偶校验码。在现存的编码方法中,它能很好地接近香农极限编码性能;在译码性能方面,它拥有相对简单的译码算法,错误码字无法检测的概率几乎为零,因而LDPC码能够应用于现代通信标准中各个领域。通信信道的多样化,使得不同的信道环境所需要的纠错能力也不一样,灵活的可变码率或者码长的纠错码技术研究显得迫不及待。现代通信系统的数据量越来越大,为了保证实时性,增加系统的效率,提高数据的吞吐率也是LDPC码译码器研究必不可少的热点之一。LDPC译码器提高数据吞吐率的方法有很多,传统的LDPC译码器采用的是全并行或者半并行的方式,而且基本都是研究的单一码率标准。全并行的LDPC码,不能够适用于多标准、码率变化的硬件的结构设计,而且硬件实现随着码长的增加会越来越复杂;对于涉及到的多标准和码率变化的LDPC译码器,其硬件结构缺乏灵活性,吞吐率速度方面有一定的困难和瓶颈。本文研究的一种多标准LDPC译码器,在RS_TPMP的调度算法基础上,能够满足多标准LDPC译码器的误码性能和吞吐率的要求。本文主要研究的内容如下:(1)对RS-TPMP调度算法和TDMP调度算法的流程进行了设计,计算并对比了两种算法在硬件实现的过程中能够达到的吞吐率。(2)结合多标准LDPC译码器的硬件总体框架,对译码器系统硬件的工作流程图进行详细的设计与分析。结合Pipeline的整体时序设计与译码器系统状态机设计,解决译码器工作过程中输入初始化时序和译码数据处理的时序冲突。(3)从理论上对LDPC译码器的矩阵变换原理进行研究,分析译码器的变量节点的数据存储方式,实现了译码器半并行工作。设计提前迭代的时序,保证译码器的行数据更新与硬判决模块同时进行,提高译码器的吞吐率。(4)对译码器的数据处理模块、可配置循环单元、最小值搜索单元模块、只读存储器以及译码输出模块进行设计,实现了多标准码率的兼容。(5)在LDPC译码器的C仿真平台上选取部分节点数据进行打印,完成C平台和RTL测试平台的一致性,借助debussy工具完成译码器的波形验证。