论文部分内容阅读
论文根据压控振荡器的基本原理对振荡器的相位噪声做了详细分析，从而提出了降低压控振荡器的相位噪声的一些方法，并在压控振荡器的设计中得到了应用。在1μm GaAs HBT工艺下，设计并实现了一种用于锁相环(PLL)频率合成器中的低相位噪声LC压控振荡器。该压控振荡器采用共射极组态和π型反馈拓扑结构，利用大滤波电容来降低相位噪声。采用1μm GaAs HBT工艺完成前仿真、版图设计与后仿真，芯片面积为0.7mm×0.7mm。芯片测试结果显示，LC压控振荡器的频率调谐范围23.57GHz到23.85GHz，中心频率处的相位噪声为-93.76dBc/Hz@1MHz，最大输出功率为-1.49dBm，静态功耗为104mW。论文阐述了锁相环的工作原理并确定了锁相环的电路结构。锁相环由模拟鉴相器、环路滤波器，压控振荡器和动态分频器组成。仿真结果显示：参考频率源设置在9.45GHz到9.52GHz范围内才能锁定，锁定时间大致为100ns左右。环路带宽和相位裕度分别为400MHz和54°。最后对锁相环的测试结果进行了分析。