论文部分内容阅读
在过去50年期间,光刻技术是促进先进集成电路设计及其器件更新换代的核心技术之一,每一代新的集成电路种类的出现,总是以光刻工艺实现更小特征尺寸为主要技术标志的。半导体集成电路技术一直沿着摩尔定律预言的速度迅速发展,其战略核心就是通过工艺技术科学研究上的创新实现半导体器件关键尺寸的不断缩小。光刻技术是实现器件小型化战略的关键所在,但在发展的过程中光刻的成本与工艺复杂度也是与日俱增。目前,工业界、学术界及其他许多科研院所采用193nm/EUV光刻,并结合浸没式光刻技术、双（多）重图形曝光技术,193nm/EUV光刻技术已经将半导体技术节点延伸到32nm、20nm、16nm、14nm、10nm,甚至到7nm量产,并继续推进了5/3nm研发,常规的光刻技术几乎到达了其物理极限。然而,极高的工艺研发成本、工艺复杂性、光刻本身的物理限制以及许多光刻胶材料本身设计的缺陷等,都制约着现有光刻技术的进一步发展,尤其在面临推进越来越小纳米尺寸的图形化制作时存在很大的局限性以及缺陷性,工业界和学术界和其他科研院所正急需一种能兼顾精度与成本的解决方案。国际半导体技术蓝图（ITRS）在2013年提出,下一代光刻技术解决方案主要有极紫外光刻（EUV）、纳米压印（NIL）、无掩模光刻（Maskless Lithography）和嵌段共聚物定向自组装（DSA）四种,再到2016年3月最新报告将ITRS改名为IRDS（国际器件及系统技术蓝图）,不在像过去偏重如何继续提升运行速度与效率,而是关注如何让所设计芯片发展更符合智能型手机、穿戴式装置与数据中心交换的需要。在2017 IRDS光刻路线图中,其任务用于预测（15年）制造图案技术（HVM）;确定关键图案的挑战和障碍;为更多的摩尔提供有挑战性的意见;为行业提供可用的参数路线图;对于近些年来说,所有以上都需要应用于高性能的内存芯片深入研究和快速应用各行各业芯片需求发展。与多图案化相比,EUV技术的成本对于小批量零件数量更有利,但大多数EUV的应用还是带来了高昂的成本。其中,嵌段共聚物定向自组装光刻（Directed Self-Assembly of Block Copolymer Lithography）简称DSA,采用的是由化学性质不同的两种单体聚合而成的嵌段共聚物作为原材料,在“非场”条件下（热退火、溶剂退火、机械力、氢键驱动,亲水/疏水作用驱动、表面张力驱动等）和“场”条件下（电场驱动、磁场驱动等）分相成纳米尺度的图形,再通过一定的方法将图形诱导成规则化的纳米线阵列、纳米孔阵列,纳米球阵列,从而形成刻蚀模板进行纳米结构以及相关半导体器件的制造。与其他几种相关技术相比,DSA因无需光源、掩膜版及复杂的工艺条件,具有低成本、高分辨率、高产率、也可大规模应用的优势,快速得到半导体行业广泛关注,包括IBM、Intel、JSR、陶氏化学、IMEC、IMEICAS、复旦大学等在内的众多国际国内知名公司与科研院所机构都已对此项技术开展了相应而富有成果的研究。本文依托北京中科院微电子所（IMEICAS）科研平台,并主要负责DSA项目,进行了嵌段共聚物定向自组装光刻技术（BCPs-DSA）的相关研究,在“非场”条件下对新型嵌段共聚物（PS-b-PC）合成、其薄膜自组装工艺研发、无中性层垂直分相的创新研究、定向自组装工艺研究、图形转移工艺研发以及在“场”条件下的自组装到定向自组装的研究六个主要关键工艺模块进行系统的研究,解决了其中一些关键问题与挑战,建立一套与现有CMOS,FinFET工艺相兼容的嵌段共聚物定向自组装光刻基线工艺流程,主要内容有以下几点:1.一种新型高-?、低分子量的苯乙烯-碳酸酯嵌段共聚物（Polystyrene-b-Polycarbonate,PS-b-PC）被成功合成;它在PS嵌段和PC嵌段之间的的聚合物骨架上含有活性-NH-基团,在“非场”条件下,也无需中性层,在衬底上成功实验了垂直分相。2.嵌段共聚物（PS-b-PC）薄膜自组装工艺及分相特性的研究:研究了周期sub-20（16.8nm）的非对称性嵌段共聚物PS-b-PC在薄膜中垂直自组装的性质,优化了自组装关键工艺条件,包括衬底处理方式、嵌段共聚物膜厚、退化温度与时间等,最终整合建立起一套具有低缺陷密度、高产率等优势的薄膜自组装工艺流程方案,为后续定向自组装光刻技术开发提供了实验基础与工艺窗口;3.嵌段共聚物在无中性层的条件,PS-b-PC也在不同的衬底（Si、SiO2和Si3N4）上研究并实现垂直分相;4.通过版图设计（K-layout）设计不同纳米尺度的版图,到最终在硅衬底上实现所需的版图。特别是衬底侧壁对PS-b-PC诱导成定向自组装图案进行了科学研究并发现了PS-b-PC线条数目和图形形态随沟槽宽度值增长渐变规律并建立了理论模型。靠近版图侧壁的薄膜中的该嵌段分子拉向侧壁区域,会引起靠近侧壁区域中的嵌段组分发生变化,组分的变化引起了图形尺寸的形态的变化,而这一作用随着距离的增加逐渐减弱,从而形成线条宽度值增长渐变结构,这一结构在沟槽宽度增加到一定程度时达到稳定状态,然后沟槽中间会出现线条尺寸均一的周期纳米结构图形。5.图形转移技术研发:通过实验优化及工艺方案的改进,建立了嵌段共聚物无需中性层实现垂直图形转移,也建立了一种新型原子沉积（Atomic Layer Deposition,ALD）与硬掩膜（Hard Mask）相结合的图形转移技术,使用Al2O3增强PC嵌段抗刻蚀性,并使用Hard Mask减少缺陷密度,解决了超薄嵌段共聚物薄膜抗蚀性选择比低、抗刻蚀性弱的问题,在硅衬底上实现了周期16.8nm纳米线结构的刻蚀转移图案,确立了一套适用于尺寸20nm及以下嵌段共聚物定向自组装图形转移工艺流程。6.电场、磁场这种“场”条件对新型嵌段共聚物（PS-b-PC）自组装以及定向自组装行为的影响,发现PS-b-PC在其膜厚为34nm并在硅片上无需中性层,也即PS-b-PC微观分相周期的2倍（2.0L0）时,并且施加的电场强度为4kV/mm,时间为半小时,其分相结果最好,其他工艺条件下均为不理想的分相结果。另一种“场”方案设置的磁场强度（特斯拉）范围为（0.5T-1.0T）,使得PS-b-PC样品初步分相。