具有地址码学习能力的多功能遥控编码芯片(MT-5)和解码芯片(MR-5)可以广泛地应用于民用和军用领域里多种设备的遥控操作和远程数据传输。编码芯片可以向解码芯片传输地址码学习请求信号,解码芯片接收到该请求后,进行请求状态识别和其它数据检测,再进行地址码学习。学习完成后,编码芯片再向解码芯片输送控制功能请求信号,解码芯片接收到该信号后进行请求状态识别、地址码判断和其它数据检测,并进行相应的控制功能驱动。文中设计的遥控编解码芯片以数字电路为主,并含有少量的模拟电路。整个设计划分为前端和后端设计两大部分。按照该对芯片的功能和电气参数的要求,前端设计采用了“自顶向下”的设计方法。首先在Quartus II环境下分别对该对芯片进行功能模块划分、行为级描述、功能仿真和验证;然后在Tanner环境下,采用全原理图输入的设计方法分别对各功能模块进行具体的电路设计和T-Spice仿真,提出了多种设计巧妙的电路结构,精简了电路规模,优化了电路性能;最后通过FPGA硬件验证,证明了前端电路设计的实际可行性。后端设计在Tanner L-edit软件中完成,严格按照工艺文档及设计规则文档编写了相应的工艺文件及DRC、LVS检查文件。使用全定制的方法设计了该芯片所需的基本单元版图库,并最终调用基本单元版图完成了编码芯片和解码芯片的版图设计。单元版图和两个芯片的整体版图都通过了物理验证。为了缩小芯片版图面积,版图设计采用全手工布局布线的方法完成,最大程度上优化了版图面积和性能。该对芯片采用5V、0.5μm的N-Well硅栅工艺,双层金属布线,成本较低,工艺成熟、稳定可靠,为芯片良好的市场前景打下了基础。