本课题对Sigma-DeltaADC的工作原理进行了介绍，然后对Sigma-Delta调制器的结构进行了深入的分析，设计了四阶单环带局部反馈的前馈求和调制器的系统结构，在Matlab中对调制器的系统级进行了仿真。基于调制器系统，设计了单端的调制器整体电路，完成各模块电路的设计，在Cadence对电路进行了晶体管级仿真，完成了调制器的版图设计，对版图进行了后仿。最后对Sigma-Delta调制器的芯片进行了测试，对测试结果进行了分析和讨论。在系统级设计中，本课题采用了全前馈求和结构，以减小各积分器的输出，系统容易稳定。并采用了局部反馈以优化零点，提高调制器对信号带宽内噪声的整形能力。本课题采用的是单环四阶结构，过采样率为256，信号带宽为500Hz，采样时钟频率为250KHz。经过Matlab的Simulink仿真，得到信噪比为145.6dB，有效位数为23.89位。通过建立的量化器非线性模型，利用极限环，对调制器的稳定性进行了分析。得到当量化器增益k大于0.287时系统稳定。当输入信号幅值大于归一化幅值-6dBFs，调制器会过载。为了减小调制器的功耗，晶体管级电路采用了单端开关电容电路来实现。设计了调制器中的通用运算放大器，为了减小第一级积分器的噪声，采用了斩波稳定技术。设计了动态比较器，来提高量化器的速度并且降低功耗，并且采用开关电容电路来实现前馈求和和局部反馈电路。采用0.6um工艺，对整体电路在Cadence下仿真，得到晶体管级仿真结果：信噪比为126.6dB，有效位数为20.7位，单端电路的非线性产生了电路的谐波。本课题还完成了的调制器版图，并进行了后仿，后仿结果得到信噪比SNR为123.7dB，有效位数为20.26位。对芯片进行测试，测试结果显示测试结果显示信噪比SNR为99.28dB，有效位数ENOB为16.2位。