同频段通信设备在有限区域内同时进行信号收发,密集分布的设备间同频干扰严重降低了通信质量,必须消除同频共址干扰才能保障正常通信。为了解决上述问题,本文研究了同频共址干扰的数字域干扰对消技术。考虑无线信道的快速时变特性和硬件平台的实现复杂度约束,论文设计了一种低复杂度的数字域共址干扰自适应抑制结构,具体工作如下:第一,系统分析了同频共址干扰应用场景,推导了数字域共址干扰对消算法的数学模型。考虑到接收信号与参考信号的相对延时,设计了双滑动时间同步算法并验证其可行性。同时为了实现数字域实时干扰抑制,采用了基于递推最小二乘算法的自适应滤波算法进行干扰信号重建和对消。理论分析和仿真结果表明,基于射频前端反馈的数字域干扰抑制结构,能够有效抑制非线性以及射频通道的量化噪声。第二,分析和验证了工程非理想因素对同频共址干扰抑制性能的影响。对时间同步算法中的干噪比、相关长度以及对消算法中的遗忘因子、期望信号功率、分数延时、同步偏移和滤波器阶数等工程非理想因素进行仿真验证。仿真结果表明,当参考干扰干噪比不低于50d B,接收干扰干信比20d B,期望信号信噪比10d B,同步偏移量在1个符号以内、遗忘因子不低于0.9999时,干扰抑制度可达到30d B左右,同时期望信号信噪比的恶化不超过3d B。第三,完成数字域共址干扰抑制的硬件实现以及性能测试。详细分析了各个核心模块的结构设计和状态转移过程,以及布局布线后的硬件资源消耗。在实验室环境搭建了系统平台,完成了共址干扰抑制性能测试。测试结果表明,实际抑制性能相比理论极限恶化小于5d B,产生原因是定点数据位宽以及测试设备非理想因素的影响。论文的研究成果,可为近距离密集分布的混合无线通信网,以及承载有密集电磁波收发设备的飞机、军舰、军事指挥车等平台上的无线通信数据链的设计,提供理论支撑。