随着集成电路设计水平的稳步提高,集成电路设计已经进入了系统级芯片设计时代。基于IP核复用技术的设计方法能够极大的提高SOC开发效率,降低设计成本,从而逐渐成为一种主流的设计方法。本文以SOC关键技术之一的嵌入式IP核设计技术为研究出发点,以八位嵌入式微控制器IP核的设计为目标,对IP核的设计技术进行了实践与研究。本课题是设计一个基于PIC微控制器的RISC-CPU软核,该RISC-CPU软核的设计采用了PIC微控制器的哈佛双总线结构,该种架构设计的好处是便于指令流水线设计的实现。通过对PIC12F683微控制器内部结构的分析,将CPU内核划分为程序计数器、堆栈、指令寄存器、指令译码器、算术逻辑运算单元、数据存储器、看门狗和分频器等主要功能子模块。对于以上各个功能子模块,本文均采用全定制的设计方法来实现,在不影响模块功能的前提下采用优化结构以便节省系统资源。尤其是对ALU单元的设计,对基本单元全加器进行优化,提出了一种基于多数决定门的新型全加器结构。每个子模块的设计包括功能分析、源代码的实现以及模块的功能仿真。出于速度方面优化的考虑,本文对PIC微控制器的流水线结构进行了改进,将原先的两级流水线改用四级流水线来实现。本课题中设计CPU内核的指令系统是与PIC微控制器中一款中低档微控制器的指令系统相兼容的。这样设计的目的是一方面可以节省指令系统的开发时间,简化整个CPU系统的设计;另一方面可以直接采用PIC微控制器的指令汇编器而不需要重新针对指令系统去设计一个汇编器,缩短了设计周期。本课题运用先进的EDA工具对设计进行功能仿真和综合优化,功能仿真是用于验证设计功能的正确性,综合则是根据相关约束对电路进行优化。本设计使用SMIC 0.35um的工艺库进行综合,RTL描述语言则采用当前流行的Verilog HDL语言。仿真结果表明所设计的CPU能够以四级流水线的方式执行指令,并能够正确地完成指令的指定功能,达到了预期的设计目标。