近年来,集成电路产业高速发展,如何提高电源管理系统的效率方面的研究显得越来越重要。对于一个几十伏的低压功率沟槽MOSFET,其主要运用在DC-DC转换器或微处理器中,其工作效率往往直接影响整个电路的工作效率。然而,其寄生体二极管的反向恢复特性的存在却限制了其工作效率。为了避免MOSFET寄生体二极管的反向恢复特性的影响,人们通常将一个肖特基二极管与之并联。如何实现两者的集成,显得尤为重要。本文在现有的一些集成结构的基础上,发现可以在原有Trench VDMOS的沟槽接触孔的底部来形成肖特基接触,继而达到集成肖特基二极管的目的。传统的集成结构往往是分阵列式集成,整个芯片分为两部分,一部分为Trench MOSFET,另一部分为肖特基二极管。本文所采用的结构能够在每个Trench之间形成肖特基接触,无需在芯片上单独划出肖特基二极管区域,节省了芯片的面积。本文首先通过仿真分析了其结构参数对器件击穿电压,阈值电压,正向导通特性以及反向恢复特性的影响,从而得出最佳的结构参数;并在此基础上对器件的终端结构进行了设计,最终,设计出版图并确定了整个器件的工艺流程。仿真结果显示,本文所设计的集成肖特基二极管的Trench MOSFET器件击穿电压为40V,阈值电压为1.6V,导通电阻为R_dson=12.6mΩ·mm²(V_gs=10V)。集成的二极管在I_F=1A,di/dt=100A/μs时反向恢复电荷为5.35nC,反向恢复时间为25.46ns,达到了预期指标。