随着嵌入式信息安全的快速发展,如何对密码算法进行有效快速的运算执行已经成为一个比较突出的问题。传统的密码算法实现技术主要有两个方面：一方面是通过通用处理器进行软件编程,这种办法虽然有较好的适应性和灵活性,但是程序的执行效率较低；另一种是针对专门的密码算法,设计相应的加速硬件单元,虽然性能得到提升,但是却存在成本高、灵活性低的缺点。本文因此提出了基于专用密码算法加速指令集的嵌入式协处理器方案。该方案在处理密码算法时,同时具备了通用处理器适应性强和专用加速单元性能优越的优点。在仿真平台和FPGA平台对常用密码算法进行验证,实验表明,处理性能提高了大约3倍,具有比较良好的加速效果。伴随着密码系统的快速发展,针对各种加密芯片的攻击方式也是层出不穷,所以在设计安全协处理器的过程中,不仅要关注性能的提升,更要注意对各种攻击方式的防范。本文针对近来比较流行的差分功耗分析,提出了两种在时间轴上扰乱程序运行时产生的功耗轨迹的方案。一种是基于随机延时插入,另一种则是基于随机指令插入。通过搭建仿真平台对两种方案进行了验证,均取得了比较满意的效。而与传统的抗差分功耗分析的方案比较,本文提出的方案实现简单,硬件架构也不复杂,具有重大的实用价值。