论文部分内容阅读
模数转换器(ADC)连接着模拟世界和数字电路,起着至关重要的作用,尤其是随着工艺的先进,模拟集成电路设计遇到了很多困难。随着电子系统处理数据能力不断提高,ADC性能的提升成为当今亟待解决的问题,近些年也发展起来很多高性能低功耗ADC的新型结构。本论文首先分析了一些吉赫兹低功耗的ADC设计技术,如无采样保持放大器技术、时间交织技术、级间增益缩减技术、级间电容共享技术、冗余位技术以及Pipelined SAR结构的Sub-ADC分析。应对无采样保持放大器技术带来的孔径误差,采用了合并采样通道的孔径误差消除技术,此外还采用了定制的3位带1位冗余位的级电路。由于采用了级间增益缩减技术使得后级电路的参考电压设为第一级的一半。级间电容共享技术在减少第一级负载的同时,还需要增加一个额外的清零相位来消除电荷记忆效应。冗余位技术可以用来纠正电路采样网络的孔径误差和容忍一定程度的比较器失调,提高ADC的精度。时间交织技术可以在消耗较低功耗的情况下,将ADC速率成倍的提高。其次,分析了12bit 2GS/s混合结构ADC设计方案系统结构和工作原理,后级Pipelined SAR ADC采用了5bit SAR ADC底板采样和6bit SAR ADC顶板采样、分裂式电容阵列、优化的全动态比较器、高速SAR逻辑、全定制的顺序选通信号和逻辑控制信号产生电路、简单高效的动态余差放大器及其校准电路、改进的采样自举开关等。针对余差放大器进行了精心设计和优化,加入了在不同工艺角下稳定增益的校准电路。基于时间交织技术进行了三级混合结构ADC电路搭建和整合仿真,对于该12bit 2GS/s混合结构ADC各级电路进行了不同输入信号频率、幅度和带噪声情况下的前仿真。在输入信号为101.56MHZ,-1dBFS,采样率2GS/s情况下,整体三级混合结构ADC的ENOB为11.34 dB,SFDR为80.4dBc,SNDR为70.0dB。在后仿真带入SAR ADC版图后仿真结果略微下降。最后,本文另外的内容是提出了两个创新的全动态比较器失调自校准技术,一个是失调电压存储失调校准技术,通过理论详细分析了该技术的原理,并采用蒙特卡洛仿真法对该比较器的失调校准效果进行了验证。并且介绍了另外一个快速收敛的比较器失调自校准电路原理。