在ADC设计中流水线结构因为具有速度和精度的折中优势，在现代无线通讯领域得到了普通应用。功耗是ADC设计中需要重点考虑的因素，解决的方法有取消前端采样保持电路、运放共享、电容逐级缩减等技术。取消前端采样保持电路，可以减少近一半的功耗，然而采样网络的RC不匹配会导致孔径误差，运放共享需要注意其自身带来的记忆效应，电容逐级缩减也需考虑到热噪声。随着CMOS工艺的发展使得电源电压下降、工艺尺寸缩小，此时设计高性能模拟电路变得困难。然而数字电路有着成本优势，数字电路辅助模拟电路设计成为研究热点。数字校准技术广泛应用于ADC设计中，缓解了模拟设计的困难，进而提升整个ADC的系统性能。本文设计了一个12位200MS/s的流水线ADC，电源电压为1.5V，采用0.13μmCMOS工艺。流水线ADC的整体结构为4+4+4+3结构，设计采用新颖的SMDAC技术将采样保持电路与第一级MDAC合并，同时第二、三级采用运放共享技术减少了芯片功耗。在运放设计中，设计了内嵌增益增强的运放，在没有增加许多功耗、减少带宽的情况下保证了运放的性能。恒定跨导偏置电路使得管子跨导不跟随温度、工艺、电压的变化而变。仿真测得运放增益为98dB，单位增益带宽为4.25GHz，相位裕度为64度；栅压自举开关在输入电压范围内的电阻变化满足设计要求；对整体ADC进行仿真显示在100MHz采样率下ADC获得72dB信噪失真比，有效位数为11.7位，无杂波动态范围为87.9dB。整个芯片的面积为13.7mm2，仿真功耗为500mW。