DSP可以灵活的实现编码器,且X-DSP芯片主频高、并行处理能力强,适用于视频图像的处理,是实现H.264编码器的理想平台。但基于X-DSP的纯软件无法满足视频编码高清实时的要求,因此设计基于X-DSP的专用视频编码加速模块,利用ASIC技术实现部分复杂核心的编码算法,利用DSP实现部分算法,兼顾编码器的灵活与性能。本文中利用DSP芯片特点,以实际通信系统的应用需求为背景,在深入研究H.264编码器算法的基础上,重点对编码算法中计算复杂度高、数据相关性强、难以并行处理的核心算法进行优化,针对高清视频的实时编码要求,设计出H.264编码器硬件加速模块的微体系结构,主要研究工作和成果如下:1、基于H.264编码标准,本文采用H.264编码器加速模块的微体系结构。基于编码数据流及控制流,设计访问接口、访问冲突控制机制,流畅实现算法中的“生成-消费”。2、基于加速模块的计算特点,设计编码器各模块的硬件架构,包括帧内预测、帧间预测、变换量化、CAVLC、CABAC、去块滤波模块。基于各模块计算特点配置存储资源。针对串行编码,采取4路、8路并行编码机制,提高编码效率。针对同一数据的频繁访问,采取存储器共享实现数据复用。针对多种模式选择,采取快速判断算法,降低模式选择计算量。针对运动估计算法,采取快速全搜索算法,提高搜索速度。针对读取更新上下文时的数据相关,采取两路存储器存放,实现数据并行。针对滤波顺序复杂,采取分组滤波算法,解决数据相关,降低控制滤波的复杂度。3、对H.264编码器加速模块RTL设计进行验证与综合,设计的加速模块总面积为2090529 um~2,总功耗为2170 mW,关键路径延时为1.59 ns。使用4种视频序列对加速模块性能评测,结果显示加速模块的编码速度平均可以达到32帧每秒,而实时要求每秒30帧,满足实时编码要求,且经加速模块处理的图像质量,主观、客观方面都表现良好。将H.264编码器加速模块分别与FPGA-1、FPGA-2、ASIC这三种实现方案的编码器在性能、面积、功耗方面做比较,结果显示本文设计的编码器的编码效率高、面积较小、功耗较低。本文设计的H.264编码器加速模块微体系结构,设计了帧内预测、帧间预测、变换量化、CAVLC、CABAC、去块滤波等模块的架构,为高清视频实时编码器的研究设计奠定重要的理论基础。