论文部分内容阅读
伴随科技的迅速进步,各个产业对数据采集和处理的需求急剧扩大。ADC和DAC作为模拟和数字之间的转换桥梁,已经变成了信号采集与处理应用中必需的电路模块。近年来,Sigma-Delta ADC凭借高速度、高精度、高线性、低功耗、易集成等优势,在通讯及数字信号处理领域正逐渐取代传统ADC。Sigma-Delta ADC在结构上一般分为前级模拟调制器与后级数字滤波器,其中后级数字滤波器对ADC的功耗与面积起到了主导性作用,因此降低其芯片功耗、减小其芯片大小对改善数据采集与处理系统的性能有着重大的作用。本文针对地磁场测量需求,对Sigma-Delta ADC中数字抽取滤波器进行了优化设计,并将其用于TMR(Tunnel Magneto Resistance)传感器的信号采集系统中。ADC中后级数字滤波器选用了三级形式:CIC滤波器(MCIC可变)、CIC补偿滤波器(MCOMP=2)、FIR低通滤波器(MFIRLP=2),且各级均利用MATLAB建立了系统模型和模型仿真环境。在采样频率fs=2048kHz,信号频率f=31.25Hz,输入信号噪底为-150dB时,抽取滤波器模型输出信号的SNR下降程度在0.3dB内。三级子滤波器都应用了多种优化技术进行设计。第一级CIC滤波器采用“5级积分器—抽取器—5级差分器”结构,内部加法器和各级寄存器设计为61位,同时抽取因子MCIC=32,64,128,256,512,1024,2048,4096。第二级和第三级滤波器采用两相先抽取后滤波结构,各相子滤波器采用对称结构,并且系数用CSD进行了编码;另外两级滤波器的阻带衰减分别为90dB和53dB。这些结构与参数优化措施大大降低了硬件实现的面积与功耗。采用Verilog HDL代码实现后,后级数字滤波器整体频率响应的通带纹波小于0.005dB,最大数据输出速率为16kHz,对应的带宽和平坦通带宽度为5872Hz、5kHz(f_s=2048kHz)。在与系统模型仿真相同的条件下,滤波器的RTL级仿真输出信号的SNR下降程度在0.3dB内。在0.35μm 5V标准CMOS工艺和10MHz的时钟频率约束下,滤波器的版图面积为3.27′3.4mm2。将该数字滤波器用于搭建TMR磁场信号采集的硬件平台,并利用软件对其数字化补偿,补偿结果显示TMR传感器的非线性度由0.27%改善为0.1%,零位的补偿量为58741nT。