以控制架构为主的中央处理器（Central Processing Unit,CPU）无法深层次优化卷积神经网络的计算,在速度和功耗方面难以满足应用的要求。而计算密集的现场可编程门阵列（Field Programmable Gate Array,FPGA）适合并行计算的开发,并且具有可配置、开发周期短、成本低等特点,所以成为了部署卷积神经网络的热门平台。但卷积神经网络模型庞大、计算复杂,且FPGA的资源有限,因此在FPGA中如何实现多个卷积神经网络任务的实时计算仍具有挑战性。针对上述问题,本文展开了多卷积神经网络任务计算的研究,并基于FPGA设计了一种多卷积神经网络任务切换架构。采用“任务序列+控制模块”的方式控制整个系统根据卷积神经网络任务的优先级进行计算和切换,以提升系统的实时性和灵活度。针对卷积神经网络的层级计算特点,提出了普通的层级切换机制和实时的层级切换机制。当系统中计算的任务需要切换时,将任务的切换点选择在两个相近的隐藏层之间,以降低系统的复杂度和实现多任务切换的难度。在部署卷积神经网络的过程中,将卷积神经网络的计算划分成可配置的基本计算单元,并通过复用计算单元的方式来减少FPGA资源的开销。在实现卷积层的计算时,采用卷积窗口内部并行计算的结构来提升任务的计算速度。将手写数字识别网络部署在FPGA上进行验证,实验结果表明:在50 MHz的工作频率下,当存在3个不同优先级的手写数字识别任务时,实时的层级切换机制最快可使最高优先级的任务提前57.26 ms被响应,普通的层级切换机制也可提升系统对高优先级任务的响应速度;可配置设计减少了（除BRAM外）50%以上的计算资源开销;针对单张图片的识别,FPGA的平均计算速度是CPU的4.51倍,功耗仅为CPU的40.25%。