带隙基准源是模拟集成电路中一个重要的单元。它为其它功能模块，比如偏置电路，参考电路提供高精度的电压基准，或由其转化的高精度电流基准。基准源输出的基准信号稳定，与电源电压、温度以及工艺的变化无关。CMOS工艺由于其性价比，现已成为集成电路设计的主流工艺。采用CMOS工艺设计适合于DAC芯片中应用的带隙基准电压源是本文的主要研究内容。 本文介绍了带隙基准源的发展动态，分析了带隙基准源的基本工作原理。通过比较各种经典的带隙基准源结构，针对设计的指标以及创新性要求设计了一款采用0．18μm CMOS工艺，可以工作在较低电压范围，功耗小、电源抑制比大、温度系数低的带隙基准电压源电路。 本文设计的电路是应用于DAC的带隙基准电压源电路。该基准电压源采用了CMOS工艺寄生的PNP晶体管串联来减小运放失调，带隙基准源中的运放采用的是具有高输入输出摆幅的两级Rail-to-Rail（轨至轨）运算放大器，通过采用Rail-to-Rail运算放大器可以使整个电路工作在较低的电源电压条件下，同时将运算放大器的晶体管偏置在亚阈区，可极大的降低电路的功耗。本文基于SMIC0．18μm工艺模型库，采用Hspice和Cadence仿真工具对该基准电路的原理图和版图分别进行了仿真，仿真结果为：电源电压从1．2V变化到1．8V，输出的基准电压在846mV附近且仅变化1mV温度扫描从0℃到100℃，带隙基准源的温度系数为76．2ppm／℃；电源抑制比在1kHz时为-82dB，300kHz时仍有-60dB。仿真结果表明，该带隙基准源电路完全能在低电源电压高温度的条件下正常工作，为DAC提供稳定的电压参考。