为解决日益发展的无线通信需求与有限频谱资源之间的矛盾,同时同频全双工技术(Co-time Co-frequency Full Duplex,CCFD)得到广泛关注。CCFD在相同的时隙中,在相同的频率上进行双向通信。相比于传统的双工模式,CCFD理论上可提升最高一倍的频谱效率,具有相当广的应用前景。然而,有效地进行自干扰抑制消除才能保证CCFD系统的正常运行。目前,自干扰抑制技术主要由空域,模拟域与数字域自干扰抑制三部分组成。其中,模拟域自干扰抑制由于涉及模块较多,使设备体积较大,小型化是其发展趋势。本文以模拟域中的射频自干扰抑制技术为基本实现目标,进行其芯片化关键技术的研究与验证。论文的主要工作包括以下方面:第一,针对射频自干扰抑制芯片进行需求分析,确定抑制方案。根据该芯片用于对讲机的应用场景进行芯片功能分析,在409MHz频段分析了时延,相位,幅度三种因素对目干扰抑制结果的影响,确定芯片可调时延,可控衰减以及可控相移的功能需求,为芯片设计提供理论支持。然后对芯片重要的射频指标进行理论分析,为确定芯片各单元指标提供参考。第二,根据芯片的功能需求,对芯片各个功能单元进行设计与仿真。针对芯片的各个功能单元进行结构设计,包括电阻、容感结构的功分单元,MOS管构成的T型可控衰减单元,由全通滤波器实现的可调时延单元,通过矢量合成实现的移相单元以及共源共栅差动放大单元等。然后采用TSMC0.18μμm工艺库完成各个单元的版图绘制与仿真,并将仿真结果与设计目标进行对比分析。第三,根据应用场景设计验证平台,对芯片各单元进行功能验证。为验证芯片各个单元的功能,设计可对各单元单独供断电的电源模块;根据芯片设计进行控制信号设置。最后完成对芯片各个单元的功能与指标测试,并根据测试结果进行分析总结。本文设计与验证的同时同频全双工射频自干扰抑制芯片,具有理论与实现意义,为后续的研究提供了参考借鉴。