近年来射频技术尤其是无线通信系统的蓬勃发展推动了低成本、低功耗CMOS无线收发机的研究与应用。PLL(Phase Lock Loop)频率合成器的一个重要应用就是为无线收发机中的混频器提供本振信号。对于从MHz到GHz的不同频段，PLL频率合成器都担当着重要的角色。　　 随着CMOS工艺的不断进步，低成本的CMOS器件已经能满足多数无线通信应用的要求。CMOS工艺还可以在同一块管芯上集成数字电路部分，在功能的设计上灵活性更高。　　 本论文主要是在锁相环基本理论的基础上，结合产品的要求，在SMIC0.35um工艺上设计了用于低端无绳电话射频收发芯片的45M/48M锁相环频率合成器。其中接收机锁相环在CP(Charge Pump)冲放电电流为1mA的情况下，整体电路动态功耗小于2.5mA，spur小于-60dBc，锁定时间小于3ms，性能符合接收机电路系统要求，模拟部分版图面积为210um×310um。发射机锁相环模拟部分版图面积大概为260um×140um。