论文部分内容阅读
随着软件无线电技术的发展,科研单位和无线电爱好者拥有了低成本的无线设备开发平台,但是还缺乏低成本的测试环境。本文的主要目标是在可编程逻辑门阵列FPGA(Field Programmable Gate Array)平台上设计一个基带无线信道模拟器。基于软件实现的瑞利衰落信道的研究已经有悠久的历史,但是用软件来实现具有速度慢的特点,近年来,随着可编程逻辑器件的发展以及硬件仿真工具性能的提高,使得基于硬件实现的无线信道模拟器有了很好的研究平台。围绕无线信道模拟器设计这一问题,本文主要完成了以下工作：首先,对高斯随机数的产生方法进行了全面的调研和比较。重点研究了Box-Muller算法和Wallace算法在FPGA上的实现问题。Box-Muller涉及正余弦、根号、对数等复杂的超越函数计算问题,坐标旋转数字计算方法(Coordinate Rotation Digital Computer)CORDIC可以用寄存器移位的方法在FPGA上实现正余弦、根号、对数等浮点数运算。而传统的CORDIC算法在收敛域、移位次数上有一定的缺陷,针对这个缺点,本文采用改进型定义域折叠式数位计算机坐标旋转演算法MDF-CORIDC算法和改进收敛域CORDIC算法来提高运算精确度。在同样叠代13次的情况下,传统的CORDIC算法精确度为10-3,经过改进的CORDIC算法的精确度为10-。其次,Wallace算法虽然没有涉及到复杂的运算,有利于硬件的实现,但是其产生的高斯随机数与初始值之间存在相关性,针对Box-Muller和Wallace算法各自的优缺点,本文将两者结合,用Box-Muller所产生的高斯随机数来更新Wallace算法的源数据池,这样可以降低Wallace算法的相关性。最后,本文在FPGA上使高斯随机数通过服从Jakes频谱特性的低通滤波器来获得瑞利衰落系数从而实现瑞利衰落信道。