论文部分内容阅读
数模转换器是通讯系统中连接数字世界和模拟世界的桥梁。近年来无线通讯和有线通讯的不断发展对数模转换器的性能要求也在不断的提高。数模转换器动态特性尤其是SFDR的要求更是成为了制约通讯系统发展的瓶颈。本论文设计的高速高精度数模转换器的主要目的在于提高数模转换器工作在较高采样频率和较高输入信号速率时的动态特性。论文首先回顾了数模转换器的基本类型和基本结构；其次介绍了衡量数模转换器的基本参数,包括静态参数和动态参数；再次详细分析了影响数模转换器性能的因素。本论文主要对14位分辨率,1GHz采样频率的数模转换器进行研究与设计。通过系统建模得到适合于高速高精度数模转换器的架构,即分段式译码(5+5+4)电流驱动型结构。同时根据现有设计和测试条件采用插值滤波器提高输入数字信号的采样频率,并对插值滤波器进行了系统级的仿真和设计。本文还对高速高精度数模转换器关键模块的电路设计进行研究。重点针对电流源模块、译码模块、数字同步模块和开关驱动模块进行高频性能优化。电流源设计中采用电流源恒定导通法和四开关的结构提高了电流源在低频和高频下的输出阻抗,同时减小了与输入数据相关的谐波；译码模块中采用分段式行列温度计译码和对称性译码结构减小温度计译码的复杂性和与输入相关译码的不均衡性；数字同步模块采用两级锁存器和局部时钟缓冲法减小高速数据的有限建立和与输入相关的时钟负载效应,提高了数模转换器的高频性能：开关驱动设计中采用高交叠点驱动设计,进而减小开关切换过程中的信号毛刺。论文设计在TSMC65nm1P9M GP CMOS工艺下进行流片验证,芯片核心面积1.56mm2。采用1.0V/2.5V混合电源,数字部分电源为1.0V,模拟部分为2.5V。芯片工作在960MHz时钟频率下总功耗为82mW。论文测试结果为积分非线性INL=(+2.5LSB,一1.06LSB),微分非线性DNL=(+1.59LSB,一1.26LSB),测得的SFDR=72.39dBc(fsample=250MS/s,fin=5MHz),SFDR=70.05dBc(fSample=250MS/s,fin=121MHz),SFDR=65.06dBc,(fsample=800MS/s,fin=97MHz), SFDR=64.24dBc,(fsample=960MS/s,fin=57MHz).