频率合成器是现代电子系统的重要组成部分，是决定电子系统性能的关键设备之一。随着现代通信技术的发展，系统对频率合成器提出了越来越高的要求。低相位噪声、高频谱纯度、高捷变速率和高频率分辨率的频率合成器已经成为频率合成技术发展的主要趋势。直接数字频率合成(DDS)是继直接频率合成(DS)和锁相环频率合成(PLL)之后出现的新的频率合成方法，已被广泛地应用于通信、雷达、电子对抗和仪器仪表等领域。 频率合成的关键性能是频率稳定度与相位抖动噪声，时钟源的相位抖动参数指标达不到要求，使得系统性能下降。经过对多种频率合成技术的研究比较，本课题采用：DDS专用芯片的实现方案，获得了高频率稳定度、低相噪、低杂散的频率源。该方案不论是在技术上还是在一些具体模块电路的实现上都有一定的创新与独到之处。 本文首先介绍了频率合成的概念、发展以及直接数字频率合成技术(DDS)的现状和发展趋势。分析了DDS的工作原理及其基本结构，在此基础上对理想的DDS频谱特性和杂散特性进行了理论分析，其中对相位截断误差、幅度量化误差和由DAC转换误差产生的杂散进行了着重分析。然后根据系统指标合理地采用了DDS技术，以AD9953芯片为核心，设计了一种结构简单性能优良的信号发生器。详细分析了该信号发生器的系统结构、软硬件设计和具体电路实现。信号发生器的硬件部分包括三个模块，分别是信号产生和控制模块、人机交互模块和信号处理模块。软件部分主要开发基于单片机AT89S52的数据处理和控制程序，以及信号发生器的外部通信程序。完成实验电路板的制作，并通过电路板的调试，实验电路工作正常。根据系统的最终测试结果可知该信号发生器具有输出信号波形种类多、精度高、频带宽等特点。最后针对课题对频率源合成性能的要求，对相位噪声的抑制和杂散性能的优化进行了深入的分析，提出了在实践中降低系统杂散的可行性方法，并对比实际电路提出了设计的改进建议及方案。