随着图像处理技术和微电子技术的发展,越来越多的图像处理算法得以在硬件系统中实现实时运行。本文以开发一套高性能、可拓展的图像旋转兼具图像放大功能为一体的系统为目标,从算法改进和硬件实现两方面着手,合理设计硬件架构,严谨推导从原图到旋转放大图的位图映射关系,深入分析插值过程中的图像降质原因,并提出针对FPGA平台的图像锐化策略。通过对算法的并行性设计和硬件平台优化,系统达到了最高为640×512@100Hz的图像四倍放大旋转处理速度,本文所做主要工作总结如下。(1)算法设计。图像旋转与图像放大是数字图像处理领域的基础性操作。在算法的硬件实现过程中,由于硬件资源及实时性要求限制,图像旋转中插值策略选择过于简单,其成像质量有待提高。本文通过放大与旋转算法研究,提出图像旋转放大联合算法,并将其分为位图映射和亚像素点插值两个部分。在位图映射中,通过原图与放大图坐标对应关系、放大图与旋转图之间坐标对应关系,得出直接从原图到旋转放大图的位图映射关系,在实现两个功能的同时,简化算法流程。在亚像素插值过程中,基于感知域内系数矩阵卷积导致的重建点模糊化问题,设计基于双三插值模板的单方向增强模板方法,在视频流数据处理过程中,循环使用0°、45°、90°和135°的单方向增强模板,由于人眼视觉暂留,达到四方向均锐化增强的效果。(2)系统设计。针对图像处理系统面对的多输入、输出源情况,以及系统功耗、可扩展性、研发周期等综合考虑。本文采用基于FPGA为核心处理器的硬件系统实现放大旋转功能。在硬件设计过程中,根据核心功能器件模块化设计系统架构,分为接口板、存储板和核心板三个部分。采用TPS62130电源管理芯片通过配置不同电阻满足系统各部分供电需求,同时通过级联电源管理芯片保证FPGA上电时序。严格按照PCB布局布线规范,保证DDR3、eMMC等高速信号线通信稳定。(3)算法并行化设计。针对FPGA平台特点,对算法进行并行化设计。根据本文算法设计流程,采用FPGA中速度面积互换原则和流水线、乒乓操作等处理技巧,对算法中位图映射模块和图像卷积模块进行并行化设计,同时考虑到FPGA浮点数运算的困难,对算法中涉及的三角函数值和插值模板放大后以ROM查找表形式实现,既可保证计算精度,也能提高系统处理速度。通过DDR3仲裁模块合理设定数据流存取优先级,使算法能在FPGA上稳定高效运行。(4)系统优化。本文算法的硬件实现过程中,限制系统指标的主要因素为FPGA资源量和FPGA与DDR3之间通信带宽。为最大限度应用FPGA资源,对算法进行分块操作和多块同时处理设计,以面积换速度,提高系统处理能力。同时,深入探究DDR3物理层控制时序,优化DDR3 IP核用户层控制逻辑,对DDR3采用多BANK不换行平滑写入设计,有效释放总线通信带宽,提高系统处理速度。