论文部分内容阅读
随着半导体技术的快速发展，晶体管特征尺寸的不断缩小，集成电路规模的不断增大，芯片的工作速率变得越来越高，客观上对芯片间通信的要求也成比例地增加。然而，由于I/O端口数目增加速度缓慢，所以就相应地要求每个I/O端口的平均传输带宽不断增加。相比于传统的电信号传输，光纤传输由于其带宽大、功耗低、延迟小及抗干扰能力强等优点，成为芯片间高速数据传输的首选。
复接器是光发射机中的重要模块，它将多路低速数据合并为一路高速数据。虽然大部分独立的复接器芯片设计中，并没有涉及到时钟相关的电路；然而，在一个完备的系统中，复接器需要结合相应的时钟处理电路（包括时钟产生和相位对准）才能正常工作。本文通过对现存的时钟处理技术进行分析比较，结合应用的实际，采用锁相环技术分别设计并实现了两种全集成的复接器电路。
本文首先简要介绍锁相环技术及复接器原理，然后详细分析时钟数据恢复电路的结构、原理及其设计方法，并将其应用于本文的电路设计中。
采用SMIC0.18μm1P6M混合信号CMOS工艺设计了一个应用于芯片间光互连的具有时钟提取功能的10Gb/s2:1半速率复接器。时钟提取环路基于Bang-Bang型锁相环，采用了Pottbacker鉴频鉴相器，3级环形差分SGHz压控振荡器、V/I电路以及二阶低通滤波器，电容全部片内集成。2：1复接器采用主从-主从主结构的半速率复接器。整个芯片面积为670μm×760μm，在1.8V的电源下功耗为180mW,其中核心电路功耗108mW。时钟提取环路的牵引范围为1GHz，提取出的时钟的单端摆幅超过300mV，RMS抖动为1.9ps，1MHz频偏处的相位噪声为-114dBc/Hz。半速率复接器复接出的10Gb/s数据单端摆幅大于300mV。
采用SMIC0.18μm1P6M混合信号CMOS工艺设计了一个应用于芯片间光互连的具有时钟提取及倍频功能的5Gb/s2:1全速率复接器。时钟提取环路基于Bang-Bang型锁相环，并增加了1:2分频电路。2:1全速率复接器在半速率复接器的基础上增加了一个全速率数据判决电路，消除由于时钟占空比对复接电路的影响。整个芯片面积为812μm×675μm，在1.8V的电源下功耗为162mW,其中核心电路消耗约100mW。时钟提取环路的牵引范围大于800MHz，提取出的时钟的单端摆幅超过300mV，RMS抖动为2.58ps，1MHz频偏处的相位噪声为-115.8dBc/Hz。全速率复接器复接出的5Gb/s数据RMS抖动为5.6ps。