近些年来,大数据与人工智能蓬勃发展,首屈一指的深度学习技术被用来对数据做特征提取,分类及递归运算,在计算机视觉,自然语言处理以及智能系统决策等领域有着广泛的应用,深度学习算法在硬件上的实现已然成为计算机硬件研究的热点,但随着其网络规模和复杂度的逐渐提升,传统计算机硬件显然已经无法满足所需的加速性能,那么如何加速神经网络的计算更是亟待解决的关键问题。仅仅几年间,各类人工智能芯片如雨后春笋般破茧而出,但芯片性能良莠不齐,大多只是简单的运算器堆叠且只能加速特定的网络层,很少可以适用于迅速迭代的神经网络结构。从而性能优越、可重构配置的神经网络硬件结构的设计显得尤为重要。本文主要设计了可用于神经网络加速的粗粒度可重构神经形态阵列(Coarse-grained Reconfigurable Neuromorphic Array,CRNA)。针对计算资源有限(存储空间小、功耗受限、响应时间短等),设计适用于可移动终端感知处理的新型神经网络加速器结构,拓宽了基于神经网络的硬件应用领域。本文采用全数字电路设计了包含定点数乘加、卷积映射、激活等功能的数字神经元粗粒,并集成128个神经元作为神经网络运算器,神经元在结构上高度统一,并且不存在交叉访问,实现了神经元阵列的级联拓展,可实现任意数目的集成。神经网络的输入层和输出层采用串行移位寄存器实现数据的流入与流出,避免了阵列并行计算访问存储时遇到的存储带宽的问题,有别于传统冯诺依曼集中的指令/数据读写的架构,隐藏层通过分布式存储(参数本地化)的设计实现神经元的并行计算,数据流与参数流的协同调度解决了神经网络计算中数据与指令的通信瓶颈,避免了对存储器的频繁访问,降低存储读写的功耗,实现较为理想的并行计算。神经元阵列使用可复用的部署方式,通过滑窗方式对网络层切片分块计算,可以部署任意节点数目的神经网络层,并以上一层的输出层作为当前层的输入,依次部署多层神经网络,通过灵活配置与重构实现神经元的多种运用模式,实现神经网络整体从算法到硬件的完全映射。根据不同的网络模型结构,配置不同的网络参数和权重,实现了多层混合神经网络的加速。相对于普遍的神经网络加速器,本文设计的粗粒度可重构神经形态阵列具有优越的可重构性,高效的数据、参数访问机制以及较高的计算节点利用效率。由于终端智能化的演进和应用,神经网络加速器承担的神经网络规模也越来越大,所需的存储资源也就越大,本设计专门针对大规模神经网络实现了在FPGA上DDR3的拓展,以存储庞大的神经网络权重,实现了对大规模神经网络加速的支持。