模拟是使用硬件描述语言(HDL)设计数字电路中非常关键的一个步骤,通过软件模拟可以实时反馈设计结果,使用户发现设计中存在的问题.随着集成电路设计的复杂程度越来越高,原有传统串行模拟器在模拟效率上难以适应规模不断扩大的集成电路的设计要求.模拟成为大规模集成电路设计的一个瓶颈.并行模拟通过分散模拟工作量到并行机或者网络的多个节点来减少模拟时间,被视为用来解决模拟速度问题的有效途径之一.并行VHDL(Very High Speed Integrated Circuit Hardware Description Language)模拟性能受多种因素影响,其中电路划分是直接影响并行VHDL模拟性能的主要因素.研究出一个好的划分方案和算法是提高并行模拟系统的性能的必要条件.本文介绍了并行VHDL模拟的概念,并分析了划分算法对并行VHDL模拟性能的影响以及影响划分算法性能的几种因素.根据上面的分析,研究已有的静态划分方案,针对其缺点进行了改进,提出了一种新的基于并行VHDL模拟的划分方案——静态划分与分配相结合的划分方案.在上述的方案下设计了划分算法运行所必须的数据结构,在这个数据结构的基础上实现了已有的几种划分算法,并对它们的优缺点进行了分析.根据这些分析,本文提出了一种适用于上述划分方案的一种新的划分算法——扇出权值划分算法.实验证明,上述静态划分方案和算法对并行VHDL模拟性能有很大的提高.