YHFT-DX DSP采用65nm工艺设计,要求在SS条件下达到600MHz的设计目标,内核性能的高低是全芯片达到设计要求的关键。论文以YHFT-DX DSP的CPU内核性能优化为背景,对半定制与全定制相结合的设计方法、全定制运算器设计与实现、全定制与自动化相结合的设计方法等关键技术进行了研究,主要完成了以下工作:1)在内核性能优化的过程中,本文首先对RTL级代码设计进行了充分的优化,然后根据综合结果,对一些处在数据通路上的关键路径采用了全定制模块来提高性能;2)深入研究了加法器算法,改进了带进位输入的加法器和带结果选择的加法器,并结合内核中移位与分支部件需求,采用全定制设计方法实现了一款带饱和判断的32位加法器,版图后模拟表明,在SS条件下该加法器Sum延时330ps,饱和信号Sat延时279ps,物理综合时序分析结果表明,关键路径延时大大减小;3)在研究了SIMD乘法器算法的基础上,定制设计了一款16×8乘法器,并由四个该结构的乘法器实现了4个8×8 SIMD乘法、2个16×16乘法和一个32×16乘法,通过对定制的16×8乘法器版图后模拟,第一栈延时仅470ps,完全消除了时序违反;4)对全定制设计与自动化相结合的设计方法进行了探索,在电路优化方面,提出了一种电路自动优化的方案,该方案可省去设计者手工优化晶体管尺寸的过程,提高设计效率。在版图设计方面,提出了一种定制单元与自动布线相结合的版图设计方法。实验结果表明,该方法在面积增加约20%的情况下节省了23.8%的设计时间,在迭代过程中节省时间达50%以上。在YHFT-DX的内核优化过程中,广泛采用了上述的设计技术和方法,很好地提高了设计性能,缩短了设计周期,达到了设计目标。