随着信息技术的发展,数据量呈爆炸式增长,大数据时代对高速数据传输和处理的需求日益凸显,网络互联结构将逐渐成为数据传输系统应用发展的主流方式。片上网络采用计算机路由通信的方式实现多核系统并行网络的数据传输,从根本上解决了传统总线结构的使用权竞争和网络扩展问题,势必成为新一代多核处理系统的主流通信架构。针对上述需求,本课题通过FPGA展开了片上网络关键技术的研究,为片上网络多核处理系统的研究和发展奠定基础。本文通过对拓扑结构、路由算法和交换流控机制等片上网络基础路由技术的分析,展开了片上网络关键技术的研究,制定了本课题的路由方法,并结合FPGA的并行电路特点设计了片上网络实验平台。通过设计路由节点,包括路由仲裁模块、流控模块、虚通道、交叉开关和网络接口,在FPGA上实现了基于XY路由算法的2×2 2D-Mesh片内路由结构。通过高速串行技术完成了传输速度匹配、端口配置、数据对齐设计、数据解析设计,实现了基于GTX的片间互联结构。最终通过Xilinx Kintex-7 FPGA实现了片上网络实验平台,通过Vivado软件和实验系统对本课题设计的片内路由结构和片间互联结构进行了验证和测试。实验结果表明,在均匀流量模式下,100MHz工作时钟的片内路由结构数据延迟为11.5个时钟周期;每个GTX片间互联结构的有效带宽为3.2Gbps,通过4种不同长度的同轴电缆进行物理信道测试,误码率均低于9.8×10^-13,链路眼图完全张开,物理信道良好。