高速跳频系统通常是指跳频速率大于500跳/秒的跳频系统。作为扩频通信体制中的一种重要类型,高速跳频系统因其出色的抗干扰、抗截获和抗人为阻塞能力,在当前军事通信研究领域引起广泛关注。跳频频率合成器作为高速跳频通信系统中不可缺少的一个关键部件,其性能的好坏对高速跳频系统的性能指标具有决定性影响。因此,对高速跳频频率合成器的设计研究具有重要的应用价值。基于本论文的设计技术指标要求,文章对频率合成器的设计和跳频序列的设计进行了深入的探讨和研究。在对跳频理论及频率合成理论分析的基础上,讨论了几种常用的频率合成方案,设计完成了一种适合于本论文技术指标要求的DDS频率合成器方案;同时,文章还比较分析了m跳频序列和RS跳频序列的性能特点以及它们的产生原理。最终确定选用RS(n,2)码跳频序列作为控制载波随机跳变的伪随机序列。为满足系统扩展、移植及修改方便的需要,以及较大的频段覆盖范围要求。最后,设计了以先进的DDS AD9954为核心的跳频频率合成器,并采用DSPTMS320VC5416和FPGA EP2C8Q208C8作为系统的中心控制和数据处理单元。在此基础上,完成了一个完整的快速跳频频率合成器的设计方案,并通过硬件设计实现,其跳频速率达到2000跳/秒,而且具有比较优越的整体性能。