AVS标准是中国数字音视频编解码技术标准工作组制定的具有自主知识产权的数字音视频编码标准,性能与H.264标准相当,高于MPEG2标准。目前AVS解码器已经比较成熟,但作为产业链重要一环,AVS编码器仍没有成熟的解决方案。AVS标准采用了一系列高运算量技术来达到高效率的视频编码,实时编码的数据吞吐率很高。其编码器既是计算密集型,又是通信密集型。FPGA平台拥有丰富的寄存器资源和逻辑资源,其并行执行的硬件实现方式可以满足大量的高速电子线路设计需求。本课题旨在Virtex-4平台开发CIF分辨率的实时AVS编码器。本研究抽象出以太网传输的主要特征,设计了一种片内单向串行总线(OCSB, One-way Chip Serial Bus),以及OCSB上的统一算法模块访问协议(UAMAP, Unified Algorithm Module Access Protocol)。基于此本文提出了算法模块的片内网络拓扑结构,它有一个主处理节点和若干算法模块IP核,通过统一网络接口(UNI, Unified Network Interface)连接到OCSB总线网络。OCSB网络中包含两条数据传输通道和一条状态总线。考虑到视频处理算法存在大量重复规则的高密度计算,将这些计算细化为不同的运算。本文完成AVS基准档次各算法模块数据接收帧和发送帧的定义和描述,并针对算法特点实现各子模块的FPGA设计。本设计基于Virtex-4平台实现了AVS算法中DCT变换、量化和反DCT变换、反量化模块的FPGA设计。将量化、反量化和IDCT变换合并为一个流水线单元并行处理,节省了存储中间数据所需空间,提高了编码速度。为进一步提高编码速度,本文提出一种新的边界环路滤波顺序,改进后的滤波顺序在不影响滤波效果的前提下,最大程度的重复利用当前子块的数据,减少了滤波模块和主处理单元问的通信次数。本文还提出了利用RAM地址跳变实现Zig-zag扫描的方法,通过改进码表存储结构和查询方式,提高了查表效率。利用FPGA的特点,最大程度地并行实现子模块运算,提高了编码效率。利用FPGA开发工具ISE10.1和仿真工具ModelSim SE6.2b,完成了AVS关键模块的FPGA设计与实现。经仿真验证,资源利用效率高且最高时钟频率达到118MHz,可用于高分辨率实时AVS编码器中。