论文部分内容阅读
片上系统(SoC)作为一种传统的设计架构得到了广泛的应用,但是随着芯片集成度的增加,片上系统在时钟延迟和扩展性等方面逐渐显现出劣势。而由计算机网络模型发展而来片上网络(NoC)技术,因为其在扩展性、通信能力等方面具有更好的性能表现,所以作为多核互连的一种通讯方式具有广泛的应用前景。与此同时,随着单一芯片数据处理量成倍增长,芯片间海量数据实时传输需求也逐渐增大,故针对片上系统、片上网络这两类集成电路设计技术,分别设计满足海量数据实时传输需求的传输接口具有重要的意义。
本文结合万兆以太网技术,分别设计了适用于NoC和SoC的高速数据传输接口。其中针对 NoC 架构设计了可编程资源网络接口和万兆以太网资源节点;针对传统的SoC架构设计了通用型万兆以太网接口。本文主要研究工作如下:
(1)研究了NoC体系结构、万兆以太网、TCP/IP协议簇等相关理论,提出了适用于NoC架构的可编程NoC万兆以太网接口设计方案。结合NoC交换技术和万兆以太网的数据格式,设计了 NoC 数据包在万兆以太网一帧数据中的封装格式。利用流水线技术、并行处理技术分别完成各单元的设计,实现了对片上网络数据格式的支持。针对跨时钟域带来的数据亚稳态和数据丢失等问题,加入异步 FIFO,提高了跨时钟域数据的可靠性和稳定性。
(2)为了满足片上系统与片外设备的海量数据实时远距离传输需求,设计了通用型万兆以太网高速数据传输接口。根据AXI4-Stream总线特点设计了发送单元、接收单元。并根据万兆以太网协议及UDP/IP协议设计了协议支持单元和万兆以太网单元。采用数据接收、计算中间数据两部分工作并行处理的方案,完成了协议支持单元的设计,该方案既减少了数据存储空间、又提高了数据打包效率、还缩短了数据包传输延时,优化了接口性能。
(3)在FPGA中分别实现了可编程NoC万兆以太网接口和通用型万兆以太网数据传输接口的设计,并且在PC端完成抓包及网络利用率测试,验证了数据格式及传输速率。实验结果表明本文设计的 NoC 万兆以太网接口在保证数据正确传输的前提下,数据传输速率可达9.234Gbps,通用型接口的数据传输速率可达9.792Gbps,满足实验预期。
本文在片上网络的系统中设计了可编程 NoC 万兆以太网接口,通过将设计的接口与万兆以太网资源节点相连接,实现芯片和片外设备海量数据的实时传输;在片上系统中设计了通用型万兆以太网数据传输接口,实现了海量数据的高速传输。经过验证,本文设计能同时满足NoC系统、SoC系统与片外设备的海量数据高速传输需求。
本文结合万兆以太网技术,分别设计了适用于NoC和SoC的高速数据传输接口。其中针对 NoC 架构设计了可编程资源网络接口和万兆以太网资源节点;针对传统的SoC架构设计了通用型万兆以太网接口。本文主要研究工作如下:
(1)研究了NoC体系结构、万兆以太网、TCP/IP协议簇等相关理论,提出了适用于NoC架构的可编程NoC万兆以太网接口设计方案。结合NoC交换技术和万兆以太网的数据格式,设计了 NoC 数据包在万兆以太网一帧数据中的封装格式。利用流水线技术、并行处理技术分别完成各单元的设计,实现了对片上网络数据格式的支持。针对跨时钟域带来的数据亚稳态和数据丢失等问题,加入异步 FIFO,提高了跨时钟域数据的可靠性和稳定性。
(2)为了满足片上系统与片外设备的海量数据实时远距离传输需求,设计了通用型万兆以太网高速数据传输接口。根据AXI4-Stream总线特点设计了发送单元、接收单元。并根据万兆以太网协议及UDP/IP协议设计了协议支持单元和万兆以太网单元。采用数据接收、计算中间数据两部分工作并行处理的方案,完成了协议支持单元的设计,该方案既减少了数据存储空间、又提高了数据打包效率、还缩短了数据包传输延时,优化了接口性能。
(3)在FPGA中分别实现了可编程NoC万兆以太网接口和通用型万兆以太网数据传输接口的设计,并且在PC端完成抓包及网络利用率测试,验证了数据格式及传输速率。实验结果表明本文设计的 NoC 万兆以太网接口在保证数据正确传输的前提下,数据传输速率可达9.234Gbps,通用型接口的数据传输速率可达9.792Gbps,满足实验预期。
本文在片上网络的系统中设计了可编程 NoC 万兆以太网接口,通过将设计的接口与万兆以太网资源节点相连接,实现芯片和片外设备海量数据的实时传输;在片上系统中设计了通用型万兆以太网数据传输接口,实现了海量数据的高速传输。经过验证,本文设计能同时满足NoC系统、SoC系统与片外设备的海量数据高速传输需求。