低密度校验码(Low-Density Parity-Check Codes，LDPC)作为一种提高信息传输可靠性和有效性的前向纠错码技术近年来获得了快速的发展，针对宽带无线通信基带接收机SOC实际设计需求，本论文从面向LDPC系统设计优化和面向LDPC的VLSI实现的角度出发，对目前逐渐被广泛应用的高性能LDPC的若干关键技术展开了研究。　　 首先，对现有通信系统中应用的LDPC系统码字进行了分析，总结出符合无线通信项目系统要求的LDPC码字的校验矩阵特性。并依照硬件实现的要求，设计一种可并行编译码的，准循环扩展LDPC码字。在设计的过程中，提出利用基础矩阵中子矩阵偏移量的关系搜索和消除短围长环的方法，该方法被仿真证明能有效删除包括8环及其以下的短环，有效提高码字性能。在得出新的LDPC码字之后，文章还提出了一种针对该码字和同架构的802.11n及802.16eLDPC系统码的编码算法，并在项目仿真平台中得到实用。　　 其次，对802.11n协议中全码字集合在不同低复杂度译码算法下的性能进行仿真，通过对已有的最小和，部分最小和等算法的改进，用增加偏置或归一化参数等方式，得到了更好的译码性能。结合考虑不同译码算法的硬件实现的复杂度，最终为无线通信项目组对802.11n协议的实现选择了基于最小和偏置的译码方法。　　 最后，在对当前一些主流的LDPC译码实现方案作分析比较的基础上，针对802.11n，802.16e和本文提出LDPC码字提出了一种通用LDPC译码结构，并给出完整的译码器实现方案。该方案在码字迭代和节点运算单元内部都可采用流水作业，并采用双端口存储器提高读写并行性。在文中对每个模块的都作了详细的功能表述和结构图示。最终译码器硬件在项目组宽带无线通信FPGA验证平台上得到验证，在此基础上，进行了译码器的ASIC实现。