现场可编程门阵列(FPGA)是一种新型器件，它将门阵列的通用结构与现场可编程的特性结合于一体。如今，FPGA 系列器件已成为最受欢迎的器件之一。随着FPGA器件的广泛应用，它在数字系统中的作用日益变得重要，它所要求的准确性也变得更高。因此，对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义。随着集成电路规模的迅速膨胀，电路结构变得复杂，使大量的故障不可测。所以，人们把视线转向了可测性设计(DFT)问题。可测性设计的提出为解决测试问题开辟了新的有效途径，而边界扫描测试方法(BST)是其中一个重要的技术。 本文阐述了FPGA系列器件的结构特点，边界扫描测试相关的基本概念与基本理论，给出利用布尔矩阵理论建立的边界扫描测试过程的数学描述和数学模型。论文中主要讨论了边界扫描测试中的测试优化问题，给出解决两类优化问题的现有算法，对它们的优缺点进行了对比，并且提出对两种现有算法的改进，比较了改进前后优化算法的性能。最后总结了利用边界扫描测试FPGA的具体过程。