一个数字系统在使用的过程中要经历无数次的测试和诊断过程,测试和诊断要求快速,有效(故障覆盖率高).解决问题的方法是将测试变成系统功能的一部分,使系统具有自测试能力.系统的高级测试通常是由软件来实现的.这种方法有高度的灵活性但它不能满足高的故障覆盖率和诊断分辨率的要求并且测试时间很长.因此用硬件来实现测试结构变得更有吸引力.在设计的初期就要考虑测试的要求,否则产品的重复设计和重复生产会延长产品的上市时间.这种在设计系统的过程中考虑测试要求的方法就是可测性设计.系统芯片SOC(System-On-a-Chip)的特点就是利用IP(Intellectual Property)技术将一些复杂的功能单元集成到单个芯片上,实现相应的系统功能.一个最小SOC系统包括可编程处理器、控制器、片上存储器三部分.该文就着重从这三个方面出发,研究模块的可测性设计.整个测试过程要实现低消耗的测试,即测试时间,测试功耗,能耗,面积开支要尽可能的小,同时要保证较高的故障覆盖率.控制器部分侧重低功耗,低能耗的要求,存储器部分侧重测试时间低的要求.控制器的测试是利用RTL的功能信息来观测随机抵抗性故障的方法来降低测试能耗的.低故障级的测试准备要求结构测试.高质量的需求促使对传统的基于数字系统的结构测试和基于单个LSA故障模型的测试准备进行改进,RTL(Register Transfer Level)级的基于HDL的测试准备变得十分必要了.同时由于功能测试能进行连续测试和全速测试观测动态故障,所以它可以作为结构测试的补充提高测试有效性.因此在测试的过程中要将功能测试和结构测试相结合.嵌入式存储器的测试是将March算法进行改进来测试双端口面向字的静态存储器和动态存储器.将2003年Zaid al-Ars和Ad J.van de Goor提出的单端口面向字的存储器故障模型进行扩展应用双端口面向字的存储器中.存储器故障按其表现的强弱程度可分为强故障和弱故障.双端口故障是由两个端口同时操作引起的,当两个弱故障同时出现时,被激活的概率增加了.这部分主要研究所有的双端口故障的表现形式及测试算法.由于系统中嵌入式存储器是分散分布的,一个理想的方法是将所有的存储器作为一个系统来测试.该文是采用基于处理器的方法来测试的.这种方法具有高度的灵活性,可以根据不同的测试算法来改变测试程序而不用改变系统的硬件结构.