近年来Σ-△A/D转换技术逐渐成为高精度AD转换器的主流技术,而数字抽取滤波器是E-△A/D转换器中不可或缺的部分,实现了抗混叠低通滤波、频率抽取等重要功能。本论文以实现性能良好E-△A/D转换器芯片为总体目标,设计和实现了一款具有高降采样率的数字抽取滤波器。本文的主要目标是对∑-△A/D转换器中数字抽取滤波器进行设计。首先对E-AA/D转换器的基本工作原理进行了介绍,其中着重分析了过采样技术和噪声量化整形技术的基本原理,建立前端调制器仿真模型。然后对数字抽取滤波器的原理和实现结构进行研究,主体部分主要由积分梳状抽取滤波器和半带滤波器组成,积分梳状抽取滤波器采用经典递归结构,主要优点是无乘法器、结构规则、易于代码及版图实现；半带滤波器则采用对称结构,减少系数的同时节省硬件资源。最终采用上华0.5um工艺规则完成滤波器的整体版图设计。本论文设计的数字抽取滤波器的主要指标如下：采样频率1MHz,数据输出频率为100Hz,级联积分梳状抽取滤波器实现128倍降采样,半带滤波器实现4倍降采样,最终数字抽取滤波器整体实现512倍降采样。最终版图通过后仿测试得到理想功能仿真结果,且整体性能良好,具有一定实用价值,达到预期目标。