论文部分内容阅读
随着网络普及和技术的发展，人们的日常生活中对互联网的依赖性越来越高。普通公众更多地选择通过网上交易实现购物，而政府机构也大力倡导电子政务和电子贸易。当大量用户使用网络传递机密信息时，通信的机密性、安全性和高效性成为他们关注的重点。椭圆曲线密码系统作为互联网中安全性高、应用广泛的认证加密技术，已成为网络信息安全中研究的重点。
椭圆曲线密码学中的一个基本运算单元是点乘运算，其在众多的加密算法和数字签名算法中都有重要应用，因此点乘运算效率的提高是许多基于FPGA的密码产品设计中的一个重要问题。本文针对点乘运算器的FPGA设计展开研究工作，着眼于椭圆曲线密码学中的基本运算单元的运算效率问题。本文的主要研究工作包括：
在充分研究椭圆曲线点乘运算特点的基础上，设计了一个椭圆曲线点乘运算器及相关基本运算单元。在新的设计方案中，基于对点乘运算特性的充分分析，合理安排三个运算层中各运算单元的并行关系，力求取得较高的运算效率；通过分析和优化各基本运算的算法和实现方案，有效的提高了各运算单元的性能。
在ActalFPGA的集成开发环境Libero中，利用仿真软件ModelSim，综合软件synplify，采用VerilogHDL硬件编程语言，给出了椭圆曲线点乘运算器的设计方案的综合仿真实验结果。
综合仿真实验结果及结果分析表明，新的椭圆曲线点乘运算器具有可行性和高效性。希望取得的成果能对椭圆曲线点乘运算器芯片设计者提供一定的参考。