随着系统芯片(SOC)设计规模越来越大,功能越来越复杂,芯片级(Chip-Level)的仿真速度变得越来越慢,如何加速芯片级功能仿真成为人们越来越关注的问题。本文从分析传统的芯片级功能仿真效率低的原因入手,提出设计硬件高层仿真模型,并使用软硬件协同验证的方法,加速芯片级功能仿真。本文首先根据传统芯片级仿真时,给出的各个部分占用CPU时间的报表,分析影响芯片级仿真速度的原因,确定本文芯片级功能仿真加速的方案:硬件高层建模和软硬件协同验证。然后,分析了软硬件协同验证的各种方法,选取C仿真的软硬件协同验证的方法来设计本文的芯片级验证平台。根据C仿真方法的需要,介绍VerilogRTL代码转换成C/C++代码的工具-V2C;由于ARM公司的ARMulator在仿真速度上的巨大优势,选择其作为ARM指令级模拟器总线功能模型(BFM)的建模工具。接着,利用ARMulator的扩展接口,设计ARM指令级模拟器的总线功能模型。利用C/C++,设计扩展存储器接口(EMI)和AMBA总线的周期级仿真模型。系统芯片的其他硬件设计部分则使用V2C,把RTL代码转换成周期级的C/C++代码,挂在AMBA总线模型上,建立芯片级验证平台。最后,使用本文设计的验证平台,仿真多媒体音频播放、LCD图像显示、MP3软件解码等程序。从仿真数据可以看出,系统仿真速度比传统的方法提高20倍左右,软件的可调试性大大提高,并且可以提供大量数据,用于系统性能评估。