论文部分内容阅读
随着集成电路的发展和半导体工艺的进步,基于IP核复用技术的片上系统(SoC)设计被越来越广泛的运用于各个领域。针对SoC中IP核的互连,传统的总线结构显现出传输带宽低、难以支持并行通信、地址空间有限等问题;IP核通信协议也常反映出难以实现低延时、高频率、低功耗和灵活性等缺点。本文研究设计了一种基于AXI协议的SoC matrix互联结构,一方面能够体现AXI协议的优点,在点对点传输时实现低延时、高效率和高吞吐率的特点,另一方面避免了总线结构的一些不足之处,实现N-M并行通信,最后并对设计进行功能验证。具体工作如下:1.分析AXI传输过程与结构特点,并结合系统并行通信的要求,设计出一种针对主设备的多数据缓存、针对目标从设备的共享地址多数据缓存的拓扑结构,实现IP核与互连架构模块的基于AXI协议的outstanding传输、乱序访问及N-M并行通信。2.带有仲裁配置寄存器,可通过相应的握手协议对该寄存器进行改写,使SoC在不同的应用场合下采用可定义的仲裁优先级实现更高效的通信。3.设计带AXI接口的SRAM控制器与AXI2APB Bridge,两者作为从设备挂载在AXI互连架构上,实现写操作中地址与数据无先后差别的传输,并对模块优化。4.搭建UVM验证平台对模块、部件进行功能验证,编写UVM中driver、monitor、sequencer、agent、reference model、scoreboard等组成部分,生成带约束的随机激励,并对结果进行自动检查,采用不同的testcase验证不同的功能点,并且验证结果正确。