论文部分内容阅读
流水线ADC具有功耗低、芯片面积小的优点而成为现今高速ADC的主流选择之一。采样保持（S/H）电路通常作为流水线ADC的前端电路，主要作用是为了使信号在采样时不发生偏斜，采样保持电路是流水线ADC最重要的模块之一，它的速度和精度直接影响整个系统的性能。本论文基于SMIC0.35um3.3V工艺，设计了一款应用于14位100MS/s流水线ADC的采样保持电路。论文讨论了流水线ADC的结构和采样保持电路的基本理论，分析了采样保持电路在采样模式和保持模式下的误差来源，并给出了解决方法。为了选择一款适合于本设计的运算放大器，论文还分析了几种不同结构的运算放大器。根据流水线ADC的指标要求设计了一款电容翻转式结构的采样保持电路，该电路包含增益增强型运算放大器、栅压自举开关和时钟产生电路等几个模块。论文采用Cadence Spectre仿真器对所设计的采样保持电路进行仿真，并将输出结果导入Matlab做快速傅里叶变换（FFT）。结果显示：在采样频率为100MS/s,输入信号频率为9.99756MHz，幅度为2Vpp时，采样保持电路的信噪失真比（SNDR）为79.3dB，无杂散动态范围（SFDR）为96.5dB。结果表明，设计的采样保持电路能够满足14位100MS/s流水线ADC的系统要求。