目前，片上系统(SoC)的设计已经由数字型全面转向混合信号型，尤其在无线语音和数字通信应用领域，需要将混合信号模块和基带处理器整合在一起，在单芯片中包含数字基带、模拟基带、功耗管理、射频以及锁相环等部分。混合信号SoC一般整合了微处理器、存储器、复杂的模拟和混合信号处理、数字处理、通信协议和应用程序等部分。模数转换器(ADC)作为SoC硬件系统中模拟和数字的接口就显得尤为重要。集成电路的特征尺寸已达到超深亚微米阶段，特征电压也已经降到1V以下，功耗问题伴随噪声和短沟道等效应突现出来，功耗和性能的权衡成为模拟设计的难点。本文对ADC的行为特性进行了分析，重点研究了易于达到高速高精度的流水线ADC，对其组成模块的误差进行了定量分析，找到性能和功耗的制衡点，针对各级分辨率、电容逐级缩减和核心电路指标优化等方面，提出了流水线ADC系统功耗优化算法。此算法在MATLAB中实现，可自动化完成规范约束下流水线ADC系统功耗最小化设计。在TSMC 0.18-μm CMOS工艺下，设计了一个8位，取样速率200MHz的流水线ADC，采用了上述功耗优化算法，并引入改进的取样保持放大器和比较器。测试结果表明，在100MHz输入信号下，最坏情况的DNL和INL分别为+0.69／-0.6LSB和+0.75／-1.05LSB，SNDR和SFDR分别为45.5dB和57.5dB，动态功耗仅为172mW，说明此算法可在保证静态动态特性的前提下，可达到功耗优化的目的。