随着集成电路的发展,工艺技术的演进,芯片的集成度越来越高,多核结构迅速成为了处理器设计和发展的趋势。目前,工艺尺寸的缩小使得互连线的延迟已经超过了门延迟,片上众多核之间的通信问题成为了阻碍性能提升的难题。片上网络因其具有高带宽、低延迟的特性应运而生,被认为是最有希望取代共享总线的一种结构。高集成度带来的尺寸缩小也加重了器件良率和外界干扰带来的影响,片上网络系统发生软错误和硬错误的可能性大大上升。尤其值得关注的是系统软错误,由于外界干扰引起路由节点和链路中的数据信息或控制信息出错,但不会造成硬件的损坏。软错误在芯片生产测试过程中无法预测,却可能导致系统出错甚至崩溃。因而,必须有容错机制来保证系统可靠性。本文针对片上网络的链路上发生的软错误,利用扩展海明码和循环校验码,设计和实现了四种点到点的容错机制。在周期精确的仿真平台中进行了系统级仿真,总结了不同条件下,各容错机制的表现情况,为片上网络的系统设计者提供设计和选择容错技术的参考依据。片上网络的应用映射问题也是片上网络设计的一个重要问题,本文将对容错机制的考虑加入到了映射算法中来,实现了完整的通信开销函数建模,并结合基于贪心思想的启发式算法设计了考虑可靠性的映射算法,从更高的抽象层次使网络的可靠性得以提高。