在通信系统中，功率放大器(PA)是影响系统性能的关键部件，非线性是功放的固有特性。为了保证功放的线性，功放可以工作在线性区。但是，这将严重影响功放的效率，造成能量的严重浪费。为了保证功放的效率，功放一般工作在非线性区，但功放的非线性将导致频谱再生，增加临近信道功率比（ACPR），破坏带外信号平坦度，导致带内信号的失真，增加误码率（BER）。为了保证线性和效率，很多人提出了相关的理论和方法，但数字预失真技术（DPD，Digital Pre-distortion）以其优异的线性化性能，简单的实现复杂度受到青睐。国际上很多公司对DPD展开了深入的研究，拥有自己的解决方案，有的公司（包括Xilinx，TI等）甚至开发出了DPD芯片。目前，Xilinx公司开发的数字预失真IP核对功放ACPR值的减少高达24dBc，但其高昂的价格让人望而却步。为了降低开发成本，本文提出了一种在FPGA上实现的数字预失真算法。本算法基于功放的记忆多项式模型，通过采集PD前和PD后的数据，运用QRD-RLS算法原理，将PD前的数据生成一个上三角矩阵R，将PD后的数据生成Y矩阵，然后将R矩阵和Y矩阵通过矩阵RSL运算得到记忆多项式系数，将系数写入PD多项式系数寄存器，当后续的信号输入时，根据功放的记忆多项式模型，输入信号和系数进行乘累加运算，即对信号进行预失真处理，以此来改善功率放大器的非线性。经测试该方法可以降低ACPR值近20dBc，基本可以满足需求，大大降低开发成本。本文首先研究了功率放大器非线性对系统产生的影响，对衡量功率放大器非线性的主要技术指标进行了详细的描述，接着研究了几个分析功放常用的模型。然后在记忆多项式功放模型的基础上的研究了基于QRD-RSL算法的数字预失真技术，并在MATLAB上搭建数字预失真系统，对算法的可行性进行了验证。接着详细设计了实现数字预失真的软硬件环境，重点描述了在硬件平台上实现该算法的软件方案。最后对实现结果进行了分析，对调试过程中出现的问题进行了说明，并提出了对本次设计中的不足之处和一些改进之处。