高能物理实验中需要确定一个信号的产生时间,这个工作主要由定时甄别器来完成。每一个信号都有其上升沿,定时甄别器通过检测上升沿来产生定时信号,确定信号的出现时刻。通过分析物理事件的时间信息可以确定实验中的粒子的能量、空间位置、速度等信息。因此,定时甄别器的精确度对物理实验的结果有重大的影响。根据我校搭建的漂移室模型的需求,针对定时甄别中时间游动较大以及目前使用的NIM插件甄别器无法纳入软件系统的问题,提出了基于VME总线的恒比定时甄别器(CFD)方案。该方案采用恒比定时技术,该技术通过在上升沿的恒定比例点产生定时信号,可以有效的减少因为信号上升幅度变化引起的时间游动。恒比定时技术的核心有两点,其一是快速比较,其二是信号延迟。为了保证甄别器的高性能,我们选择了ECL电路工艺的超高速比较器。为了系统的可靠性选择了高精度的延迟器件。在VME总线接口上,采用CPLD进行接口逻辑控制。本甄别器共有可相互独立运行的八个通道,每个通道的参数均可由PC通过VME总线进行设置。本文主要介绍了基于VME总线的恒比定时甄别器的设计和实现。在比较了前沿定时、过零定时和恒比定时技术的优缺点后,详细分析了恒比定时技术的性能,提出了设计方案。之后介绍了恒比定时的硬件电路设计和基于VME总线的控制电路。论文最后给出了整个系统的测试和分析结果。