随着物联网和大数据在嵌入式设备上的兴起,嵌入式设备对系统内存性能的要求也越发严格。DDR3 SDRAM作为传统PC上的内存霸主,因其大容量、低功耗和高性能的特点,能够极大的满足当前嵌入式系统在数据处理方面的需求。由于DDR3SDRAM需要满足特定的时序才能正常工作,因此需要设计一款高速存储接口系统来实现对DDR3 SDRAM的正常数据读写。AXI作为新一代低功耗、高带宽、低时延的高性能嵌入式系统总线,可以在高速数据处理任务中表现出绝佳的性能。在自组网电台的研发中,其物理层需要对多路视频数据进行频繁存取,因此本文通过设计一款基于AXI4总线的DDR3高速存储接口系统以满足自组网电台的存储需求。论文基于当前主流AXI总线的DDR3存储接口系统的不足之处,在充分研究了AXI4总线规范和DDR3内存工作原理后,设计并提出了基于AXI4总线的DDR3高速存储接口系统模型。针对接口系统需要解决的核心问题,本文将存储接口系统分为三个重要模块,分别为负责解决系统在跨时钟域下的数据交互问题的AXI4-FIFO模块、匹配AXI4总线协议与DDR3接口协议的接口转换模块和完成DDR3复杂时序管理的DDR3内存控制器模块。通过板级验证结果得出,本文设计的存储接口系统较传统的存储接口系统在性能上有明显的优势,具有极高的数据存储速率和带宽利用率。与传统接口系统相比,本文设计的高速存储接口系统具有以下特点:（1）支持内存模组的最高数据频率是1866MHz,最大容量为8Gbit;（2）在200MHz时钟下,存储接口系统的最高有效带宽为8.56Gb/s,带宽利用率为64.1%～71.8%;（3）提供了软件可配置的寄存器接口,用于支持不同参数的内存模组;（4）面向嵌入式系统,灵活性高,可复用性强。