现今,通信已成为人类最重要的需求之一,同时也是吸引投资和增长最迅速的领域之一。在大家的共同努力下,各个领域中的技术进步有目共睹,但很多经典技术仍需改进,通过降低复杂度和增强性能从而达到提高收益并降低成本的目的。　　低密度奇偶校验码(LDPC)在通信系统中表现出接近香农极限的纠错性能,但是与其他纠错码相比,LDPC码的编解码通常需要大量的功耗和处理时间,这就限制了其实际应用。近年来,努力方向主要集中在降低编解码复杂度、在通信系统中应用嵌入式子系统和提高电子系统的速度三方面,然而硬件水平的限制使得大量研究人员更关注对现有算法的改进或替代。通过改进算法来降低硬件实现的复杂度是明智且合理的选择,改进后的算法在某种程度上可以降低对硬件的要求,从而达到降低成本、易于实用的目的。本文为LDPC译码算法提出了以下改进:　　首先,由于采用迭代译码算法的LDPC译码器过于复杂,因此有必要减少计算次数来获得更快的译码速度和更小的功率消耗。为此,本文提出了一种新的基于和-积算法的LDPC译码算法,该算法通过应用停止节点可以实现智能预测。这种方式可以降低计算的复杂度,从而提高了处理速度,且放宽了对硬件的水平、复杂度和工艺的要求。本文引入计算复杂度因子来衡量译码计算的复杂度,并展示了如何做出早期判决来降低下一次迭代的计算和如何去除短循环的效应。仿真结果表明,新算法可以降低迭代的次数、加速译码过程和简化编码方案,同时保证译码性能的损失在可接受范围之内。　　其次,为了使LDPC码达到更好的误码率性能,本文提出一种使用自由比特的LDPC译码算法。这一新算法利用自由比特的特点,在LDPC译码中引入重译码,来降低常规译码中的错误比特数量。仿真结果表明,与传统的和-积算法相比,本算法的误码率性能得到了显著的提高。　　最后,本文研究了在非相干BFSK系统中,通过计算近似LLR来简化LDPC码译码过程,并将其扩展到MFSK系统中。此外,本文将这一计算次优LLR的方法与前述应用停止节点的算法相结合,使译码速度得到大幅提高。仿真结果表明,这一新方法在微小的性能损失下可以减少大量计算,因此可以显著降低LDPC译码的处理时间,同时维持相同的译码质量。