集成电路低功耗设计技术的最新进展,都是有着深刻的现实需求背景。各种通信终端和智能仪表等便携式设备的发展推动了集成电路低功耗设计技术的发展,而反过来这些产业的进一步发展也迫切需要先进集成电路设计技术的支持。本论文所述的全部工作便是以智能水表与低功耗集成电路的结合作为研究和设计的出发点,立足于实际应用,重点研究智能水表芯片关键技术中的低功耗技术,并针对智能水表的特点积极创新,以设计具有明显低功耗特性的智能水表芯片电路。论文的主要研究内容为:1.对智能水表模拟和数字电路的结构、功能、性能进行研究。分析了智能水表功耗的来源、分布,并在总结典型低功耗设计方法的基础上,结合实际电路特点,总结了智能水表芯片的功耗优化途径。2.基于MOS管并联结构的低功耗低噪声放大器设计:提出了基于MOS管并联的低功耗低噪声放大器设计的三条准则。在0.35μm CMOS工艺下进行模拟、分析、比较,证明所设计的电路的低功耗特性明显,并满足智能水表中的信号去噪与放大。3.按ASIC设计流程,采用模块化设计方法,在RTL级上设计描述了智能水表数字控制逻辑电路。设计了基于延时方法的采样电路;设计了基于快速二-十进制转换的LCD液晶显示接口;设计了基于I2C总线的EEPROM内存卡读写接口;设计了具有显著低功耗特性的主状态机。使用Modelsim对所设计的电路进行了功能仿真。仿真显示所设计的电路能够正确实现设计规范中所列的功能,能够正确处理欠费、拔卡、电压低等异常情况。4.使用Design Compiler对所设计的智能水表专用数字控制逻辑电路进行综合优化及相应的分析。综合结果显示所设计的电路在速度、面积和功耗上均有较理想的结果。特别显示出电路在功耗方面的优势。低噪声放大器的SPICE网表以及数字控制逻辑电路的综合网表可产生版图,并作版图后仿真,从而完成全部电路的后端设计。