模拟数字转换器（Analog-to-Digital Converter,ADC）是无线通讯、医疗电子、工业控制等领域中的必备模块。它的基本功能是将自然界中的连续信号,例如声、光、电等信号,转换为离散的计算机可处理的数字信号。高速发展的电子信息的产业对ADC的速度、精度、功耗等性能提出了越来越高的要求。逐次逼近寄存器型（Successive Approximation Register,SAR）ADC具有结构简单、高度数字化、功耗低、面积小、工艺兼容性高等优点,被学术界和工业界广泛关注并应用。然而,传统结构的SAR ADC精度通常被限制在8-10 bit。在高精度应用领域,例如传感器、音频等,则通常采用ΣΔ调制器,但要求较高的采样率和高增益的有源积分器以衰减采样噪声和量化噪声。作为结合SAR结构和ΣΔ调制器结构的混合,噪声整形SAR ADC展现出了低功耗、高精度的优势,并愈发受到行业关注。本文对噪声整形SAR ADC的基本理论、系统架构以及关键技术进行了研究分析,设计了一款一阶无源噪声整形的SAR ADC。本文首先阐述了高精度设计中的过采样及噪声整形的原理,分析了当下有源和无源整形的优缺点。在本设计中,选取了高能效的无源积分方式。其次,本文针对无源积分噪声整形结构中多输入比较器的输入参考噪声大的缺陷,对比较器进行了改进,采用了相对于传统比较器更低功耗更低噪声的动态偏置结构。最后,本文完成了180 nm CMOS工艺下噪声整形SAR ADC的整体电路设计及性能验证。本设计电源电压为2 V,采样频率为20 MHz,在1.25 MHz的带宽内实现了81.37 d B的SFDR,ENOB达到12.56位,功耗为795.6μW,Fo M达到169.38 d B。