论文部分内容阅读
H.264视频标准是一种压缩性能优异,具有良好网络亲和性的信源编码标准,可广泛应用于数字电视广播、视频电话、视频会议和网络视频传输等方面。H.264中的关键技术主要包括帧内预测、帧间预测、数据转换和量化以及熵编码,其中熵编码技术是将经过量化的残差数据块进一步压缩成比特流,输出到信道中。H.264标准中的熵编码技术主要包括两种算法：基于上下文的自适应变长编码(Context-Based Adaptive Variable Length Coding, CAVLC)和基于上下文的二进制算术编码(Context-Based Adaptive Binary Arithmetic Coding, CABAC)。CAVLC算法基于上下文信息,运用多个码表对残差数据块进行编码,编码速度较快；对于CABAC算法,它的主要特点是增加了二进制算术编码和概率状态的自适应更新,使得数据的压缩率大幅度提高,同时也增加了编码时间。针对CAVLC算法,本文提出了一种保持高编码速度同时减少硬件资源的硬件架构：采用并行编码的方式,编码器对5个语法元素同时进行编码；改进CAVLC的算法,用一定的算术计算电路代替码表,减少硬件资源消耗；采用6级流水线结构提高电路的速度。针对CABAC算法,本文重点对二进制算术编码模块的架构进行了改进。用查找表代替二进制浮点乘法器；对于概率状态的选择,则简化了概率状态索引计算的过程；另外在电路中采用3级流水线结构设计有效提高电路的数据吞吐率。本文的硬件设计都是用Verilog HDL进行RTL级的设计,用ModelSim进行功能仿真验证,采用TSMC0.13μm工艺进行逻辑综合。仿真和综合结果表明硬件设计的功能正确,CAVLC编码器的工作频率最高可以达到200MHz,而二进制算术编码的最高工作频率为500MHz,电路的处理速度基本符合设计要求。