随着数字电路的性能不断提高,数字处理技术已经成为主流,然而大部分的原始信号都是模拟信号,因此对于高性能的模数转换器需求越来越大。Pipelined SAR ADC由于结合了Pipelined ADC高速高精度特点和SAR ADC面积功耗小的优势,在高性能的ADC设计中正越来越被重视。本文研究设计一种采用两级Pipelined SAR结构的18位3M S/s的高精度模数转换器,其采用基于V_cm的采样方案,大大减小了量化过程的能量损耗。第一级SAR ADC设计中,采样开关采用栅压自举结构,减小了其非线性;开关阵列由于不与输入信号直接接触,采用了由CMOS对组成的开关;比较器采用了改进型动态结构,只需一个时钟且完全没有静消耗;逐次逼近逻辑采用由D触发器构成的寄存器结构;余量放大器采用自调零的结构,其开环直流增益和增益带宽积均很大。第二级SAR ADC中采样开关直接采用由单个NMOS管构成,其余结构与第一级设计类似。校准电路中,电容阵列采用低位电容校准高位电容的方案来校准电容的失配,理论上能达到1LSB的精度;对比较器采用对第二级输出负载补偿的校准方案,能在±25mV的范围内将比较器失调电压校准至1/2LSB;余量放大器的失调采用离散时间自调零方案来校准,能很简单地将放大器校准至要求的精度。整体电路基于TSMC 0.18um CMOS工艺设计而成,功耗为7.2mW。在理想电路前仿真中,当输入频率在1.5MHz范围内,量化结果的信号噪声谐波比SNDR均能达到98dB以上,对应的有效位数ENOB在16位以上;对于引入失配的电路,经校准后,SNDR下降了2dB左右,ENOB下降0.4位左右;后仿真结果SNDR在90dB左右,对应ENOB在15位左右。