相变存储器以其读写速度快、功耗低、存储密度高、抗疲劳特性好、与CMOS工艺兼容、抗辐射等特点成为下一代非易失性存储器的有力竞争者。本文介绍了一款全功能相变存储器芯片的设计和制备。本文从芯片总体设计构架着手,分析了阵列控制晶体管的设计原则,介绍了写电路、读电路、逻辑控制模块和输入/输出端口控制模块的工作原理和优化方法。采用了一种偏置可调型的读写电路。采用SMIC代工厂的0.35微米和0.18微米工艺实现了该外围电路IC设计。写电路产生的RESET脉冲幅值范围是0~4mA、SET脉冲幅值范围是0~2 mA;读电路将相变单元的电阻信息转变成0、1逻辑信号输出,读出延时减小到9ns。本文设计了相变单元结构和制备工艺,并实现了CMOS电路和相变存储单元阵列的有效集成。在传统对称型相变单元结构基础上,本文提出了一种上、下接触电极在水平方向上相切的非对称T型结构相变单元,采用了Ge2Sb2Te5和超晶格相变材料,并用剥离工艺实现了该结构相变单元的制备。在CMOS后集成工艺设计中,本文分析了电路版图和后工艺掩模板的配套设计,总结了CMOS后工艺的难点及解决方法,给出了CMOS后集成相变存储单元阵列五层结构的显微图形。相变单元实现了非晶态、晶态间的可逆相变,RESET时间小于5ns。研制成功了全功能相变存储器芯片。