论文对一个用于通信和网络的通用通信处理器的时序验证进行了研究。该芯片集成了高性能的PowerPC?精简指令集微处理器、通用系统集成单元和多个外围通信控制器。该芯片采用0.18微米CMOS工艺全定制设计,含有500万个晶体管,结构复杂,时序验证需要考虑众多因素。通用的VLSI验证方法无法满足这样复杂的全定制芯片的时序验证要求,本文就对此类芯片的时序验证方法展开研究。论文首先对深亚微米下超大规模集成电路的时序验证方法进行了研究,对其基本特点、常见方法进行了对比分析。在此基础上结合此类芯片的特征,选定应用静态时序分析的方法对其进行时序验证。进而对芯片的时序分析方法进行了设计,其中包括复杂模块的时序验证及整芯片的时序验证方法。针对单元时序模型库的建立方法,对整个芯片中的所有电路单元进行分类,使整个芯片的时序验证工作得以团队合作的方式同时进行,共同编写了芯片中的10000多种单元的时序测量模板。自主开发了自动处理模型测量结果数据的Library Maker工具,应用此工具建立了静态时序分析验证必须的单元时序模型库。最后通过实例对时序方案与时序库进行了验证,结果表明本文提出的方案及其相关工具有效实用,同样的技术可推广应用到同类芯片的时序验证中。