抖动与时钟的频谱纯度、周期稳定度及信号边沿的相位偏移程度密切相关,是衡量片上时钟品质的重要指标之一,因此实现时钟抖动高精度测量是芯片测试阶段的一个重要环节。依靠测试仪器的片外抖动测试方案存在测试成本高、会引入额外噪声、测试精度低等一系列技术瓶颈,基于内建自测试(Built-in self-test, BIST)原理的片上抖动测量技术可以有效解决上述问题,已成为抖动测试领域的研究热点。本文在充分调研各种片上抖动测量技术的基础上,针对目前欠采样技术存在的采样效率低、抖动提取精度差和数据处理误差大等缺点,设计了一款改进型高精度欠采样抖动测量电路,该电路包括三项技术：1)多相采样技术,通过片上多相时钟生成模块,将单一信号源扩展为一组具有不同相位特征的采样信号,对被测信号进行多相时钟并行采样,单次采样可以获得多组抖动信息,降低无效采样次数,从而提高采样效率；2)平均对齐技术,区别于使用跳变区中央位置代表信号实际边沿的方法,本文在抖动信息提取中采用数学意义上的平均对齐代替物理意义上的中央对齐,有效过滤低频噪声,实现抖动精确提取；3)单沿叠加技术,在每个测量周期只对单个时钟沿叠加处理,通过阻断相邻采样位置的相关性,降低由于概率密度函数分布图中出现负值而引入的测量误差,提高了测量精度,同时减小了电路面积开销。针对本文采用的基于欠采样技术高精度片上抖动测量电路,首先在MATLAB平台对其行为级模型进行功能验证,实验结果表明：本文采用的抖动测量技术测量精度高(测量误差小于5%)且测量范围广(设计最高测试频率达到600MHz)；接着,基于SMIC 40nm LL工艺对本文采用的测量技术进行电路设计与实现,整个电路面积为90.2×101.6μm2,后仿结果表明：在百毫秒级测试时间内,电路平均测量误差小于5%；最后,在Altera公司的DE2-114开发板上实现并验证该测量电路,实测误差仅为10.64%。